
- РазработчикSiemens PLM (MentorGraphics)
- Обновлено22-04-2025, 13:32
- Разрядность64bit
- ЗаголовокSiemens Questa Advanced Simulator
- ЛекарствоПрисутствует
- Редакция2024.1
- КатегорияСАПР (общие)
- ЯзыкАнглийский
- Обьем1.13 GB
Siemens (MentorGraphics) Questa Advanced Simulator - программа для верификации ПЛИС (Программи́руемые логи́ческие интегра́льные схе́мы)
Моделирование и верификация Questa
Сегодняшние ПЛИС (Программи́руемые логи́ческие интегра́льные схе́мы) настолько сложны, что представляют собой уже целую систему, поэтому требуется мощная технология верификации, с хорошими возможностями отладки, оценкой функционального покрытия и высокой производительностью.
Эти изменения в функционале ПЛИС стали причиной появления решений с использованием IP-блоков третьих фирм, DSP, несколькими процессорами, соединёнными современными высокоскоростными шинами.
Mentor Graphics предлагает средства верификации ПЛИС и знания, благодаря которым вы сможете быстрее производить высококачественные продукты.
Верификация HDL проектов Questa Core
Questa Simulation - среда комплексной верификации современных цифровых проектов любой сложности.
Верификация сложных проектов базируется на использовании фундаментальной технологии Assertions, на основе которой строятся различные методологии и дополнительные технологии верификации такие как анализ функционального покрытия, автоматическая генерация тестов, сбор статистических данных, формальный анализ и т.д. и т.п.
Questa Simulation - наиболее полно поддерживает спецификацию SystemVerilog Assertions и PSL, а также включает наиболее полный набор инструментов (графических отладочных окон, средств импорта/ экспорта и т.д.) для работы с технологией Assertions, а использование для моделирования HDL языков счётного ядра от ModelSim, являющегося эталоном в правильности результатов моделирования, не позволяет сомневаться в достоверности получаемых в Questa Simulation результатов.
Моделирование с учётом энергопотребления Questa Power Aware Simulation
Questa Power Aware Simulation - это возможность в Questa Simulation подключить к HDL проекту описание в формате UPF - Unified Power Format, которое позволяет оценить энергопотребление моделируемого проекта. Функция Power Aware Simulation наиболее актуальна в системах с низким энергопотреблением таких как автономные системы, получающие питание от аккумуляторной батареи.
Когда синхросигналов несколько Questa CDC
Полнофункциональное решение проблемы верификации (анализа метастабильности) проектов с множественными доменами синхронизации - Clock-Domain Crossing.
Программно-аппаратная верификация Questa Codelink
Codelink - это набор средств отладки для функциональной верификации проектов основанных на процессорах с использованием вашей модели процессора на RTL или вентильном уровне.
Библиотека верифицирующих моделей Questa Verification IP - Questa VIP
Questa Verification IP - это модели используемые для верификации протоколов и интерфейсов. Эти модели соединяют между собой разные уровни абстракции: RTL, TLM и системный уровни. Каждый блок включает генераторы стимулов, проверку правильности сигналов и измерение полноты покрытия для популярных протоколов и стандартных интерфейсов.
Скачать с помощью торрента программу Siemens Questa Advanced Simulator текущая версия 2024.1 и вышедшая в 2024 году. Софт придуман и разработан издателем Siemens PLM (MentorGraphics), в данной раздаче имеется поддержка английского
языка. Если возникла проблема при установке или лечении программы Siemens Questa Advanced Simulator, то вы можете написать свой вопрос в форму комментариев ниже.
Моделирование и верификация Questa
Сегодняшние ПЛИС (Программи́руемые логи́ческие интегра́льные схе́мы) настолько сложны, что представляют собой уже целую систему, поэтому требуется мощная технология верификации, с хорошими возможностями отладки, оценкой функционального покрытия и высокой производительностью.
Эти изменения в функционале ПЛИС стали причиной появления решений с использованием IP-блоков третьих фирм, DSP, несколькими процессорами, соединёнными современными высокоскоростными шинами.
Mentor Graphics предлагает средства верификации ПЛИС и знания, благодаря которым вы сможете быстрее производить высококачественные продукты.
Верификация HDL проектов Questa Core
Questa Simulation - среда комплексной верификации современных цифровых проектов любой сложности.
Верификация сложных проектов базируется на использовании фундаментальной технологии Assertions, на основе которой строятся различные методологии и дополнительные технологии верификации такие как анализ функционального покрытия, автоматическая генерация тестов, сбор статистических данных, формальный анализ и т.д. и т.п.
Questa Simulation - наиболее полно поддерживает спецификацию SystemVerilog Assertions и PSL, а также включает наиболее полный набор инструментов (графических отладочных окон, средств импорта/ экспорта и т.д.) для работы с технологией Assertions, а использование для моделирования HDL языков счётного ядра от ModelSim, являющегося эталоном в правильности результатов моделирования, не позволяет сомневаться в достоверности получаемых в Questa Simulation результатов.
Моделирование с учётом энергопотребления Questa Power Aware Simulation
Questa Power Aware Simulation - это возможность в Questa Simulation подключить к HDL проекту описание в формате UPF - Unified Power Format, которое позволяет оценить энергопотребление моделируемого проекта. Функция Power Aware Simulation наиболее актуальна в системах с низким энергопотреблением таких как автономные системы, получающие питание от аккумуляторной батареи.
Когда синхросигналов несколько Questa CDC
Полнофункциональное решение проблемы верификации (анализа метастабильности) проектов с множественными доменами синхронизации - Clock-Domain Crossing.
Программно-аппаратная верификация Questa Codelink
Codelink - это набор средств отладки для функциональной верификации проектов основанных на процессорах с использованием вашей модели процессора на RTL или вентильном уровне.
Библиотека верифицирующих моделей Questa Verification IP - Questa VIP
Questa Verification IP - это модели используемые для верификации протоколов и интерфейсов. Эти модели соединяют между собой разные уровни абстракции: RTL, TLM и системный уровни. Каждый блок включает генераторы стимулов, проверку правильности сигналов и измерение полноты покрытия для популярных протоколов и стандартных интерфейсов.
Системные требования:
Win64
Win64
Скачать торрент
11.95 Kb
Похожий софт в разделе САПР (общие)
Нет комментариев - 0
Комментировать